Présentation de Zen 6

Zen 6 poursuit l’évolution de Zen 5 en élargissant les structures hors‑ordre (OoO) et en affinant les unités de décodage. Le cœur conserve le schéma à deux clusters de décodage, mais contrairement à Zen 5, un seul thread peut exploiter les deux clusters simultanément, ce qui augmente le débit d’instructions décodées dès le niveau du cache L1i.

Modifications du pipeline d’exécution

Sur le plan entier, Zen 6 réintroduit le couplage NOP de Zen 4, permettant de retirer jusqu’à 16 NOPs par cycle. Le débit théorique d’additions 64 bits passe à 5,96 adds/cycle, contre 5,25 pour Zen 5, avec les mêmes six ALU. Le nombre d’unités de multiplication entière est passé de trois à deux, et le débit de PDEP/PEXT a baissé à 2 instructions/cycle, justifié par le coût d’aire du troisième multiplicateur.

Les unités flottantes restent inchangées (deux FADD/FMUL/FMA de 512 bits par cycle). En revanche, les unités VNNI doublent, passant de deux à quatre, ce qui porte le débit VNNI de 1,99 à 3,88 instructions/cycle. Les charges vectorielles de 256 bits passent de deux à quatre par cycle, alignant le débit de 256 bits et 512 bits à 128 octets/cycle.

Capacités des structures OoO et variantes Zen 6c

Zen 6c se distingue par des buffers plus larges : le reorder buffer passe de 576 à 640 entrées, le registre entier de 288 à 352, le planificateur vectoriel de 138 à 180 et la file de charge de 280 à 330. Ces extensions permettent à Zen 6c d’absorber davantage de latence mémoire, alors que Zen 6 privilégie la fréquence maximale.

Les deux variantes utilisent des CCD de 12 cœurs (Zen 6) ou 32 cœurs (Zen 6c) avec 4 Mo de L3 par cœur. Ainsi, le CCD Zen 6 offre 48 Mo de L3, tandis que le Zen 6c en fournit 128 Mo. La latence L3 augmente de 47 cycles (Zen 5) à 55 cycles (Zen 6) et 66 cycles (Zen 6c). En nanosecondes, la fréquence plus élevée de Zen 6 compense cette hausse, donnant 10,7 ns contre 10,3 ns pour le modèle EPYC 9355P basé sur Zen 5, alors que Zen 6c atteint 16,4 ns.

Le débit du L2 passe de ≈42 octets/cycle (Zen 5) à 64 octets/cycle de façon fiable, tandis que les autres niveaux de hiérarchie conservent leurs caractéristiques.

Performances mesurées et implications

Le processeur EPYC 9686F se situe parmi les meilleurs scores SPEC CPU 2026 en mono‑thread, égalant le Ryzen 9 9950X3D2 en taux entier et le surpassant de 4 % en entier et 11 % en virgule flottante à 4,1 GHz. L’EPYC 9996, malgré une fréquence moindre, égalise l’EPYC 9575F et dépasse le GPU NVIDIA Vera de ≈20 % en virgule flottante.

Ces résultats traduisent l’impact combiné d’une latence de branchement réduite (3‑3,5 ns contre 3,5‑4 ns), d’une capacité de deux branches par cycle dans le L1i, et d’une bande passante L2 améliorée. Zen 6 montre ainsi une orientation vers la fréquence et le débit d’instructions, tandis que Zen 6c mise sur la capacité de traitement en profondeur, adaptée aux charges à forte latence mémoire.