Présentation de GFX1250

AMD va présenter sa nouvelle série de Datacenter Accelerators MI400 à son événement Advancing AI. Avant cela, nous allons analyser les commits LLVM pour comprendre les caractéristiques de la prochaine génération d'accélérateurs AMD, en particulier le GFX1250.

Architecture et fonctionnement

Le GFX1250 est un accélérateur conçu pour le marché du machine learning, appelé MI455X, et sera utilisé dans le rack Helios. Il est basé sur une architecture qui présente des similitudes avec la série RDNA4, notamment avec un processeur de groupe de travail (WGP) composé de deux paires de tableaux SIMD32.

Le GFX1250 fonctionne uniquement en mode Wave32, contrairement à la série RDNA qui peut fonctionner en mode Wave64. De plus, il peut exécuter 20 vagues par SIMD, soit quatre de plus que la série RDNA4.

WGP = 2 paires de SIMD32

Caractéristiques techniques

Le GFX1250 présente plusieurs caractéristiques techniques notables, notamment une allocation dynamique de registres VGPR (Vector General Purpose Registers) qui peut atteindre 1024 registres par vague, soit une amélioration par rapport aux générations précédentes de CDNA.

La mémoire locale (LDS) est également plus grande, avec une capacité de 320 ko par vague, et peut être allouée de manière flexible grâce au cache WGP (WGP$) qui combine la mémoire locale et le cache vectoriel L0.

Implications et limites

Le GFX1250 est conçu pour être un accélérateur de calcul pur, sans fonctionnalités graphiques, ce qui le distingue des offres de Nvidia et d'Intel. Il est également équipé d'unités SDMA plus nombreuses et plus puissantes que les générations précédentes de CDNA.

Les opérations tensorielles sont également améliorées, avec des unités tensorielles qui combinent le modèle de programmation plus simple de la série RDNA4 avec les performances plus élevées de la série CDNA4.

WMMA operations : M = N = 16, K = 4 pour 64-bit et 32-bit