Présentation du Superion 256

IonQ a dévoilé le Superion 256, son sixième système quantique et le premier conçu pour une production en série. Le dispositif intègre 256 qubits d’ions piégés et repose sur des puces de contrôle fabriquées sur des lignes de semi‑conducteurs classiques, ce qui, selon l’entreprise, rend possible la fabrication par centaines plutôt que par unités uniques. La première unité a été pré‑vendue au premier trimestre 2026, avec des livraisons prévues pour 2027.

Architecture et innovations techniques

Les puces proviennent de SkyWater Technology, le fondeur choisi dans le cadre d’un accord de 1,8 milliard de dollars signé en janvier 2024. IonQ a réalisé six tape‑outs au premier semestre 2026, réduisant le cycle de conception de neuf à deux mois et augmentant de douze fois le nombre de lots de wafers produits sur six mois par rapport à son précédent partenaire. Le contrôle électronique des qubits, baptisé Electronic Qubit Control, a été intégré à la puce après l’acquisition d’Oxford Ionics pour 1,075 milliard de dollars. Cette approche remplace les réseaux laser traditionnels, limitant la consommation d’énergie et simplifiant le refroidissement, qui s’appuie sur les installations de plomberie standard des centres de données.

Le Superion 256 détient le record de fidélité de porte à deux qubits de 99,99 % établi en octobre 2025, un résultat obtenu avec la même architecture de contrôle. Le système occupe un rack serveur standard, consomme moins d’énergie qu’un rack de GPU et se refroidit via les circuits de refroidissement classiques, éliminant le besoin de cryogénie spécialisée.

Implications pour la cryptographie et la production à grande échelle

IonQ a publié une estimation des ressources nécessaires pour exécuter l’algorithme de Shor sur la courbe elliptique secp256k1, utilisée par Bitcoin. Le calcul requiert 19 397 qubits physiques et 25,7 jours d’exécution, ce qui se situe à proximité du niveau prévu pour la feuille de route 2028. Le même rapport souligne que la suppression du contrôle laser devrait réduire le coût par qubit de plus d’un facteur 300, rendant les attaques contre les signatures numériques et les certificats SSL plus abordables à l’échelle industrielle.

Le plan de développement prévoit le Superion 10K, qui intégrera du CMOS directement sur la puce et supportera l’architecture fault‑tolerant « Walking Cat », annoncée en avril 2026. Cette évolution vise à passer de 256 qubits à plusieurs dizaines de milliers, voire des millions, tout en conservant la même plateforme de contrôle. Les commentaires de Garrison Buss, CTO de QuSecure, rappellent toutefois que les taux d’erreur requis à ces échelles n’ont pas encore été démontrés, même si la direction technologique est clairement définie.