Contexte et architecture du système

Le laboratoire Spacelab, embarqué dans la soute du navetteur, était équipé de trois ordinateurs Mitra 125 MS fabriqués en France. Chaque unité gérait soit le laboratoire, soit les expériences, soit la redondance. Le module de mémoire occupait environ un tiers du boîtier et contenait 128 kilooctets de RAM, non pas sous forme de puces silicium mais sous forme de mémoire à ferrite. La pile de mémoire était constituée de sept cartes : une carte pilote, quatre cartes de plans de noyaux, une seconde carte pilote et une carte d’interface. Chaque carte possédait deux connecteurs de 160 broches qui s’enclenchaient sur une grande carte fille, assurant la connectivité entre les niveaux.

Principe de l’adressage coïncident

Chaque bit était stocké dans un anneau torique de ferrite. Le fil d’alimentation traversait le noyau ; un courant dans un sens magnétisait le noyau dans le sens horaire, l’inverse dans le sens antihoraire. Pour éviter des centaines de milliers de fils, les noyaux étaient disposés en grille avec des fils horizontaux (X) et verticaux (Y). Un courant de moitié de l’intensité nécessaire était injecté sur chaque fil ; à l’intersection, les deux courants s’additionnaient et dépassaient le seuil de commutation, ne modifiant que le noyau ciblé. Cette technique, appelée « coincident current addressing », reposait sur l’hystérésis du matériau : un petit courant ne changeait pas l’état, tandis qu’un courant supérieur provoquait le basculement.

Cycle lecture‑écriture et lignes d’inhibition

La lecture s’effectuait via un fil de détection traversant tous les noyaux d’un plan. Lorsqu’un noyau passait de 1 à 0, le champ magnétique induisait un petit courant dans le fil de détection, signalant la présence d’un 1. Cette opération était destructive ; le système devait donc réécrire la valeur lue. L’écriture utilisait les mêmes fils X et Y, mais dans le sens opposé pour imposer un 1. Un fil d’inhibition, parcourant chaque plan dans le sens inverse des X, pouvait annuler le courant X lorsqu’un 0 devait être conservé. Ainsi, le cycle complet consistait à sélectionner le mot avec X/Y, à forcer un 0, à lire les bits, puis à ré‑écrire les 1 tout en inhibant les 0. Dans la plupart des modules, le fil de détection et le fil d’inhibition étaient partagés, ce qui réduisait le nombre de fils à trois par noyau.

Contraintes physiques et limites

Les pilotes de lignes devaient fournir des impulsions bidirectionnelles de l’ordre de 600 mA pour chaque fil X ou Y, ce qui imposait une consommation énergétique notable dans un environnement où la dissipation thermique était assurée uniquement par conduction vers le châssis. La pile de mémoire, composée de quatre plans de 16 bits chacun, formait un empilement tridimensionnel permettant l’accès parallèle à un mot complet. Cependant, la densité restait limitée : chaque bit nécessitait un anneau de ferrite et trois fils, ce qui augmentait le poids et le volume. Le coût de fabrication était également élevé, comme le montre l’histoire des brevets : IBM a déboursé 13 millions de dollars à MIT et 400 000 dollars à Wang pour les licences. Malgré ces contraintes, la mémoire à ferrite offrait une fiabilité suffisante pour les missions spatiales, où la perte de données était inacceptable.