Marvell saute les nœuds de 7 nm à 5 nm pour l’IA

Contexte et décision stratégique

En 2018‑2019, Marvell Technology a choisi de ne pas suivre la progression traditionnelle de 12 nm → 7 nm → 5 nm. L’entreprise a directement adopté le nœud de 5 nm, puis a poursuivi avec les nœuds de 3 nm, 2 nm et même 14 angstrom. Cette rupture de séquence implique une densité de transistors supérieure de l’ordre de 30 % à chaque génération, ainsi qu’une amélioration du rapport performance/consommation grâce à des longueurs de canal plus courtes et à une réduction des capacités parasites. Le risque principal réside dans les rendements de fabrication : les procédés sub‑10 nm exigent des équipements d’exposition lithographique plus coûteux et des contrôles de défauts plus stricts, ce qui peut augmenter le coût unitaire des puces.

Technologies d’interconnexion optique

Le socle de la plateforme Marvell repose sur des blocs SerDes (serializer/deserializer) capables de transmettre plusieurs dizaines de gigabits par seconde. En septembre, la société a présenté une interconnexion optique à 2 nm conçue pour les architectures « scale‑up » d’IA, où 85 % du trafic de données circule entre processeurs au sein d’un même châssis. Le passage du cuivre aux ondes optiques réduit les pertes d’atténuation et diminue la consommation énergétique du lien, car la conversion électrique‑optique évite les résistances Ohmiques élevées. Cette réduction de la consommation se traduit par une amélioration du energy‑per‑bit, critère clé pour les data‑centers massifs.

Mémoire Photonic Fabric

En août, Marvell a annoncé le module Photonic Fabric Memory, qui associe de la DDR5, de la mémoire à large bande passante (HBM) et une connectivité optique. Le module intègre jusqu’à huit piles de DDR5, chaque pile offrant plusieurs dizaines de gigaoctets, et utilise l’optique pour partager ces ressources entre plusieurs processeurs. Cette architecture découple la capacité mémoire du calcul, permettant aux charges de travail IA de « tirer » de la mémoire sans augmenter la surface silicium du processeur. Le facteur de bande passante atteint ainsi plusieurs téraoctets par seconde, bien au‑delà des limites du bus PCIe traditionnel.

Impacts commerciaux et limites techniques

Le positionnement technologique a attiré un investissement de 2 milliards de dollars de Nvidia et un accord de conception de puces IA personnalisées pour Google. Ces partenariats confirment la crédibilité de Marvell auprès des acteurs majeurs du cloud. Toutefois, l’article ne fournit pas de benchmarks de latence ou de consommation comparés aux solutions concurrentes, ce qui rend difficile l’évaluation quantitative des gains. De plus, la production à 2 nm reste limitée à quelques fonderies, ce qui peut entraîner des goulets d’étranglement de capacité et des coûts de fabrique élevés, potentiellement répercutés sur le prix final des serveurs IA.