Introduction
Rambus Inc., une entreprise de technologie de propriété intellectuelle de puces et de silicium, a annoncé le HBM4E Memory Controller IP, une nouvelle solution qui offre des performances de pointe avec des fonctionnalités de fiabilité avancées pour répondre aux exigences de bande passante de mémoire élevées.
Contexte Technique
Le nouveau contrôleur HBM4E de Rambus est conçu pour répondre aux besoins de bande passante de mémoire croissants des accélérateurs d'intelligence artificielle (IA) de nouvelle génération, des unités de traitement graphique et des systèmes de calcul haute performance. Le contrôleur prend en charge une vitesse de fonctionnement allant jusqu'à 16 gigabits par seconde par broche pour offrir jusqu'à 4,1 téraoctets par seconde de bande passante de mémoire par appareil HBM4E.
Un appareil HBM4E est une pile de mémoire à bande passante élevée qui utilise des puces de mémoire DRAM empilées verticalement connectées par des vias de silicium pour offrir une bande passante de mémoire extrêmement élevée et une faible latence pour les systèmes d'IA et de calcul haute performance.
Analyse et Implications
La nouvelle solution, lorsqu'elle est utilisée dans une configuration d'accélérateur d'IA avec huit piles HBM4E attachées, prend en charge une bande passante de mémoire totale de plus de 32 téraoctets par seconde, un niveau idéal pour la formation de modèles à grande échelle, l'inférence et les charges de travail de calcul haute performance intensives en données.
La mémoire à bande passante élevée est devenue une technologie fondamentale pour les siliciums d'IA modernes et aide à combler le fossé croissant entre la puissance de calcul et les vitesses d'accès à la mémoire. Rambus positionne son contrôleur IP pour supporter la prochaine vague de conceptions de systèmes sur puce d'IA, où la bande passante de mémoire et la latence sont des différenciateurs clés.
Perspective
Le nouveau contrôleur HBM4E s'appuie sur le bilan de Rambus, avec plus de 100 conceptions HBM, et sur la focalisation à long terme de l'entreprise sur les interfaces de mémoire IP. Le contrôleur intègre des fonctionnalités de fiabilité avancées destinées à aider les clients à réussir leur premier silicium, une préoccupation clé à mesure que la complexité et les coûts de fabrication de puces augmentent.
Le contrôleur IP peut être associé à des solutions de phy de vias de silicium ou à des normes tierces pour créer un sous-système de mémoire HBM4E complet dans des emballages 2,5D ou 3D. La flexibilité permet une intégration dans des SoC d'IA ou des implementations de base de die personnalisées et prend en charge une gamme d'approches architecturales à travers les déploiements cloud, entreprise et edge.
