Zettascale recrute des ingénieurs ASIC/FPGA pour développer des puces d'IA

Contexte et ambition

Zettascale, filiale d'Exa Laboratories, se positionne comme fournisseur d'AI silicon destiné à la recursive self‑improvement et à la superintelligence. Basée à San Francisco, CA, la société indique que ses XPU – désignés « Grasshopper » et « Monolith » – sont capables d’exécuter l’inférence et l’entraînement de modèles d’IA de pointe en consommant une fraction de l’énergie requise par les solutions classiques. Cette promesse s’inscrit dans un contexte où les coûts énergétiques et thermiques des datacenters deviennent un facteur limitant pour le scaling des modèles de plusieurs centaines de milliards de paramètres.

Architecture XPU et choix ASIC/FPGA

Pour concrétiser cette ambition, Zettascale recherche des ingénieurs ASIC et FPGA capables de concevoir des puces sur mesure. Le choix d’une architecture hybride ASIC/FPGA reflète la volonté d’allier la densité de calcul fixe des ASIC – optimisée pour des kernels de matrice et de convolution – avec la flexibilité reprogrammable des FPGA, utile lors de la phase de prototypage ou pour supporter des algorithmes évolutifs. Le terme XPU, employé par l’entreprise, suggère un bloc fonctionnel unifié où les unités de traitement tensoriel, les mémoires locales et les interconnexions réseau‑on‑chip sont co‑designés pour minimiser les déplacements de données.

Objectifs d'efficacité énergétique

L’affirmation selon laquelle les XPU consomment « une fraction de l’énergie » repose probablement sur deux leviers techniques. Premièrement, la réduction de la largeur de bande mémoire grâce à des caches intégrés et à la compression des poids diminue les accès DRAM, source majeure de consommation. Deuxièmement, le recours à des unités de calcul à faible tension (sub‑1 V) et à des architectures de type systolic array permet d’exploiter la parallélisation fine sans surcoût de synchronisation. Sans chiffres chiffrés, il reste difficile d’évaluer le gain réel, mais les approches citées sont reconnues pour offrir des améliorations de l’ordre de 2 à 5× sur les charges de travail de deep learning.

Enjeux de recrutement et limites d'information

Le recrutement ciblé à San Francisco indique que Zettascale mise sur un vivier d’ingénieurs expérimentés dans les flux de conception ASIC/FPGA, souvent habitués aux cycles de validation de 12 à 18 mois. L’absence de spécifications détaillées – nombre de cœurs, fréquence, processus de gravure – constitue une limitation pour les candidats qui doivent évaluer la maturité du projet. Cette opacité est typique des startups en phase pré‑production, où la protection du IP prime sur la transparence. Néanmoins, la combinaison d’un objectif d’efficacité énergétique et d’une orientation vers la superintelligence place Zettascale parmi les acteurs qui cherchent à repousser les limites physiques des puces d’IA.