Présentation des processeurs EPYC 6
AMD a dévoilé la série EPYC 6, nom de code Venice, composée de dix modèles répartis en deux familles. La première regroupe des puces à grand nombre de cœurs lents, la seconde propose moins de cœurs mais à fréquence plus élevée. Toutes les variantes intègrent des optimisations destinées à accélérer les agents d’intelligence artificielle, qui exécutent leurs réseaux neuronaux sur GPU tout en s’appuyant sur le CPU pour les tâches d’infrastructure.
Architecture Zen 6 et amélioration de l’IPC
Les EPYC 6 reposent sur la nouvelle architecture Zen 6, fabriquée chez TSMC avec le procédé 2 nm. AMD indique une hausse de 31 % de l’IPC (instructions par cycle) par rapport à la génération précédente lorsqu’il s’agit de charges IA. Cette progression provient d’une combinaison de voies de données plus larges, d’une meilleure prédiction de branche et d’une micro‑architecture adaptée aux formats de données FP16 et VNNI‑INT8, qui permettent de regrouper plusieurs calculs en une seule opération.
Configuration des cœurs et performances énergétiques
Les deux modèles à fréquence maximale affichent une vitesse de base de 4,05 GHz, extensible à 5,3 GHz sous charge, avec 96 cœurs et un cache L3 de 384 Mo. En parallèle, les variantes densément peuplées offrent 256 cœurs à 2,55 GHz, chaque cœur supportant deux threads, soit 512 flux simultanés. AMD affirme que ces puces peuvent gérer jusqu’à 3,3 agents supplémentaires par watt que le CPU Vera de Nvidia, tout en surpassant les solutions concurrentes d’Intel sur des benchmarks similaires.
Implications pour les charges de travail IA
Le choix entre un grand nombre de cœurs lents et un petit nombre de cœurs rapides répond à des modèles économiques différents. Les bases de données facturées à la licence par cœur bénéficient d’une exécution sur un cœur haute fréquence, réduisant le coût logiciel. En revanche, les modèles de langage de grande taille qui génèrent des centaines d’agents profitent de la capacité de parallélisme offerte par les 256 cœurs, augmentant le nombre d’agents actifs sans saturer la consommation énergétique. Les optimisations FP16 et VNNI‑INT8 réduisent la taille du flux de données, ce qui diminue la pression sur la bande passante mémoire et améliore le rendement global. Les deux éditions de noyau – Zen 6 orienté fréquence et Zen 6c orienté densité – intègrent un mécanisme d’exécution hors‑ordre renforcé, anticipant les calculs afin de masquer les latences de mémoire.
AMD signale déjà la disponibilité de serveurs équipés d’EPYC 6 chez plusieurs fournisseurs de centres de données, ainsi que le déploiement de deux instances Azure dédiées à l’inférence IA. Cette adoption précoce indique que la plateforme x86 d’AMD se positionne comme une alternative viable aux solutions GPU‑centrées pour les charges mixtes CPU‑GPU.
