Introduction
Les ordinateurs probabilistes construits à partir de p-bits ont été proposés comme accélérateurs matérielles pour l'échantillonnage et l'optimisation des modèles d'Ising. Cependant, les systèmes existants ont été limités à une seule puce, ce qui restreint leur capacité et leur bande passante mémoire. Une nouvelle étude présente un ordinateur probabiliste programmable avec 1 million de p-bits, en réseau de FPGA.
Contexte Technique
La machine utilise des FPGA pour réaliser un échantillonnage de Gibbs à plus d'un trillion de flips par seconde, tout en gardant chaque poids de couplage en mémoire locale sur puce. Les appareils n'échangent que des états de limite de 1 bit pendant l'exécution. Cette architecture soulève une question fondamentale pour tout échantillonneur distribué : quelle est la fréquence à laquelle les informations de limite doivent être rafraîchies pour qu'une machine partitionnée se comporte comme une machine non partitionnée ?
Analyse et Implications
Les résultats montrent que la réponse est déterminée par un seul rapport de temps, eta = f_comm/f_p-bit, de la fréquence d'échange des limites à la fréquence de mise à jour locale des p-bits. Au-delà d'un seuil dépendant de la topologie, la machine distribuée correspond à une référence GPU monolithique. En dessous de ce seuil, l'énergie résiduelle décroît toujours comme une loi de puissance, mais avec un exposant réduit, ce qui transforme le parallélisme en un compromis quantifiable entre débit et précision.
Perspective
Ces résultats fournissent une plate-forme programmable de million de p-bits, démontrée à travers des verres de spin d'Edwards-Anderson à trois dimensions, Max-Cut et la satisfiabilité booléenne, ainsi qu'une règle de conception quantitative pour mettre à l'échelle les ordinateurs probabilistes au-delà de la limite de la puce unique. Les chercheurs doivent surveiller les limites de cette technologie et les prochaines étapes pour améliorer les performances et la précision des ordinateurs probabilistes.
