Contexte et évolution du système

Pendant des décennies, la compétition dans le secteur des semi‑conducteurs s’est mesurée à l’aune du die individuel. Aujourd’hui, les acteurs majeurs affirment que la performance, le coût et la fiabilité se décident au niveau du package, du rack et de la chaîne d’approvisionnement. Letizia Giuliano de Qualcomm décrit l’IA comme « notre nouveau chip », soulignant que l’optimisation s’étend désormais à l’ensemble du système plutôt qu’à la seule couche silicium.

Enjeux de connectivité et d’emballage avancé

La connectivité devient le facteur limitant principal : chaque voie transporte 200 Gb/s, ce qui consomme la moitié du budget de signalisation simplement pour sortir du package. Cette contrainte pousse les interconnexions optiques à pénétrer le rack, le blade et le package, avec cuivre et optique co‑existant. Qualcomm a lancé High Bandwidth Compute, une solution basse consommation adaptée aux tokens par watt. Parallèlement, Intel mise sur sa technologie EMIB pour relier des chiplets et multiplier les formes de package de 3× à plus de 10×. ASE, via sa plateforme VIPack, propose des solutions de fan‑out chip‑on‑substrate et d’optique co‑packagée, tandis que les puces de gestion d’alimentation restent sur des nœuds matures de 12 à 28 nm chez GlobalFoundries.

Apports de l’IA à la chaîne de valeur

Les algorithmes d’IA permettent de détecter 70 % à 80 % des défauts de fabrication avant le tape‑out, selon Preeti Prasher de Stathera. En analysant les données de caractérisation, de simulation et de production en ligne, les équipes peuvent lancer de nouvelles wafers avant qu’un lot défectueux n’atteigne les tests, réduisant ainsi le temps de test grâce à l’adaptive testing. Lattice Prompt, premier assistant de conception IA de Lattice Semiconductor, transforme une requête en langage naturel en un design FPGA et recommande la pièce optimale en fonction du facteur de forme et du coût. Chez Synopsys, l’intégration d’IA dans les flux EDA a accéléré la clôture de vérification R‑TL jusqu’à 50 fois et diminué le temps de débogage de 40 %, compressant les cycles de développement de 18 mois à 6‑9 mois. Cette IA probabiliste est couplée à des solveurs multiphysiques issus de l’acquisition Ansys et à un modèle dédié GPT‑Synopsys développé avec OpenAI.

Implications pour la chaîne d’approvisionnement

La demande impulsée par l’IA rend le sourcing stratégique : les fournisseurs ne sont plus de simples négociateurs de prix mais des partenaires recevant les road‑maps produits en amont. La capacité logique de pointe de TSMC représente la contrainte la plus serrée, suivie de l’emballage, des matériaux spécialisés et des équipements critiques. Credo Technology diversifie ses sources en qualifiant des fournisseurs de second rang et en répartissant la production sur plusieurs régions. Cette double‑sourcing, mise en avant par Stathera, vise à réduire les risques et à co‑développer des produits à moindre coût. Enfin, le firmware devient la couche d’intégration entre GPU, CPU, cartes réseau et dispositifs CXL, avec les standards Open Compute Project et DMTF comme repères pour la sécurité continue au-delà du secure boot.